2013年4月高等教育自學(xué)考試全國統(tǒng)一命題考試

計算機組成原理試題

課程代碼：02318

本試卷滿分100分，考試時間150分鐘

考生答題注意事項：

1. 本卷所有試卷必須在答題卡上作答。答在試卷和草稿紙上的無效。

2. 第一部分為選擇題。必須對應(yīng)試卷上的題號使用2B鉛筆將“答題卡”的相應(yīng)代碼涂黑。

3. 第二部分為非選擇題。必須注明大、小題號，使用0.5毫米黑色字跡筆作答。

4. 合理安排答題空間，超出答題區(qū)域無效。

選擇題部分

一、單項選擇題（本大題共1 5小題，每小題2分，共30分）

在每小題列出的四個備選項中只有一個是符合題目要求的，請將其選出并將“答題紙”

的相應(yīng)代碼涂黑。未涂、錯涂或多涂均無分。

1．若十進制數(shù)為95，則其對應(yīng)的二進制數(shù)為

A．1011111 B．1111101

C． 1011001 D．1010011

2．若十進制數(shù)為87，則其對應(yīng)的8位補碼[X]補為

A．11010111 B．01110101

C． 11110101 D．Ol010111

3．定點小數(shù)的原碼表示范圍是

A．-1≤X≤1 B．-1

C．-1

4．在下列存儲器中，按隨機存取方式工作的存儲器是

A．硬盤 B．光盤

C．磁帶 D．主存

5．若地址總線為A15（高位）～A0（低位），若用2K×4位的存儲芯片組成8KB存儲器，則加在各存儲芯片上的地址線是

A．A15～A10 B．A10～A0

C．A9～A0 D．A8～AO

6．靜態(tài)RAM存儲信息依靠的是

A．電容 B．雙穩(wěn)態(tài)觸發(fā)器

C．單穩(wěn)態(tài)觸發(fā)器 D．磁場

7．下列尋址方式中，執(zhí)行速度最快的是

A．存儲器間接尋址 B．寄存器間接尋址

C．立即尋址 D．相對尋址

8．寄存器間接尋址是指

A．從指令獲得操作數(shù) B．從存儲器獲得操作數(shù)地址

C．從指令指定的寄存器獲得操作數(shù) D．從指令指定的寄存器獲得操作數(shù)地址

9．堆棧指針SP的內(nèi)容總是存儲

A．棧頂?shù)刂? B．棧底地址

C．棧頂內(nèi)容 D．棧底內(nèi)容

10．即將要運行的用戶程序存儲在

A．微程序控制器中 B．硬盤中

C．主存中 D.ROM中

11．在控制器中，程序計數(shù)器PC用來存放

A．正在執(zhí)行的指令 B．正在執(zhí)行的指令地址

C．下一條指令 D．下一條指令的地址

12．并行接口是指

A．僅接口與外圍設(shè)備之間采取并行傳送

B．僅接口與系統(tǒng)總線之間采取并行傳送

C．接口的兩側(cè)均采取并行傳送

D．接口內(nèi)部只能并行傳送

13．總線主設(shè)備是指

A．主要的設(shè)備 B．發(fā)送信息的設(shè)備

C．接收信息的設(shè)備 D．獲得總線控制權(quán)的設(shè)備

14．對硬盤中數(shù)據(jù)實現(xiàn)輸入輸出傳送的方式

A．只采取程序查詢等待方式 B．只采取程序中斷方式

C．只采取DMA方式 D．既有DMA方式，也有中斷方式

15.CPU響應(yīng)中斷一般是在

A．任一時鐘周期結(jié)束時 B．任一總線周期結(jié)束時

C．一條指令結(jié)束時 D．一段程序結(jié)束時

非選擇題部分

注意事項：

用黑色字跡的簽字筆或鋼筆將答案寫在答題紙上，不能答在試題卷上。

二、名詞解釋題（本大題共3小題，每小題3分，共9分）

16．指令系統(tǒng)

17．微程序

18．總線

三、簡答題（本大題共6小題，每小題5分，共30分）

19．計算機中的存儲系統(tǒng)分為哪幾層？試畫出存儲系統(tǒng)的層次結(jié)構(gòu)示意圖。

20．什么是指令格式？計算機指令為什么要有一定的格式？

21．中央處理器有哪些基本功能？由哪些基本部件構(gòu)成？

22．微程序控制的基本思想是什么？

23．磁盤常用的記錄方式有哪些？改進型調(diào)頻制(MFM)有什么特點？

24．計算機硬件主要由哪些部分構(gòu)成？

四、簡單應(yīng)用題（本大題共2小題，每小題9分，共1 8分）

25．用原碼一位乘的乘法方法進行5×7的四位原碼乘法運算，要求寫出其運算過程。

26．設(shè)有計算機的CPU數(shù)據(jù)通路及其與存儲器的連接結(jié)構(gòu)如題26圖所示，其中，RO～R3為通用寄存器，IR為指令寄存器，PC為程序計數(shù)器，SP為堆棧指針，C和D為暫存器，MAR為存儲器地址寄存器，MDR為存儲器數(shù)據(jù)緩沖寄存器，AB為地址總線，DB為數(shù)據(jù)總線，CB為控制總線。試寫出指令A(yù)DD (R3), RO的執(zhí)行流程。指令功能為數(shù)據(jù)加法操作，其中，(R3)為采用寄存器間接尋址的目的操作數(shù)，RO為采用寄存器尋址的源操作數(shù)。

五、存儲器設(shè)計題（本大題共1小題，1 3分）

27．用4K×4位／片的存儲芯片構(gòu)成16K×8位的存儲器，地址線為Al5（高）～A0（低）。 問：(1)需要幾片這種存儲芯片？

(2)存儲器共需要幾位地址？是哪幾位地線？

(3)加至各芯片的地址線是哪幾位？

(4)用于產(chǎn)生片選信號的地址線是哪幾位（譯碼法）?