2011年04月自學(xué)考試02318《計算機(jī)組成原理》真題及答案

（課程代碼：02318）

一、單項選擇題(本大題共15小題，每小題2分，共30分)

在每小題列出的四個備選項中只有一個是符合題目要求的，請將其代碼填寫在題后的括號內(nèi)。錯選多選或未選均無分。

1.定點小數(shù)的補碼表示范圍是( C )

A.-1+2-n≤X≤1-2-n B.-1+2-n≤X≤1+2-n

C.-1≤X≤1-2-n D.-1≤X≤1+2-n

2.若十進(jìn)制數(shù)為-80，則其對應(yīng)的8位補碼[X]補為( B )

A.11010000 B.10110000

C.10101111 D.01010000

3.在計算機(jī)中磁盤存儲器一般用作( C )

A.主存 B.高速緩存

C.輔存 D.只讀存儲器

4.為了減少指令中的地址個數(shù)，采用的有效辦法是( D )

A.寄存器尋址 B.立即尋址

C.變址尋址 D.隱地址

5.組合邏輯控制器與微程序控制器相比( B )

A.組合邏輯控制器的時序系統(tǒng)比較簡單

B.微程序控制器的時序系統(tǒng)比較簡單

C.兩者的時序系統(tǒng)復(fù)雜程度相同

D.微程序控制器的硬件設(shè)計比較復(fù)雜

6.采用雙符號位表示帶符號數(shù)時，發(fā)生正溢的特征是雙符號位為(

A.00 B.0l

C.10 D.11

7.若八進(jìn)制數(shù)為52，則其對應(yīng)的十進(jìn)制數(shù)為( C )

A.52 B.44

C.42 D.32

8.二進(jìn)制補碼定點小數(shù)1.101表示的十進(jìn)制數(shù)是( C )

A.+1.625 B.-0.101

C.-0.375 D.-0.625

9.用1K×4的存儲芯片組成4KB存儲器，需要幾片這樣的芯片?(

A.8片 B.4片

B ) A )

C.2片

10.一地址指令是指( C )

A.只能對單操作數(shù)進(jìn)行加工處理

B.只能對雙操作數(shù)進(jìn)行加工處理

C.既能處理單操作數(shù)也能處理雙操作數(shù)

D.必須隱含提供另一個操作數(shù)

11.微程序存放在( C )

A.堆棧存儲器中

C.控制存儲器中

12.CPU響應(yīng)DMA請求的時間是( B )

A.必須在一條指令執(zhí)行完畢時

C.可在任一時鐘周期結(jié)束時

13.在同步控制方式中( A )

A.每個時鐘周期長度固定

C.每個工作周期長度固定

14.CPU響應(yīng)中斷請求( C )

A.可在任一時鐘周期結(jié)束時

C.可在一條指令結(jié)束時

15.串行接口是指( B )

A.接口與系統(tǒng)總線之間為串行傳送

C.接口的兩側(cè)都為串行傳送 D.1片 B.主存儲器中 D.輔助存儲器中 B.必須在一個總線周期結(jié)束時 D.在判明沒有中斷請求之后 B.各指令的時鐘周期數(shù)不變 D.各指令的工作周期數(shù)不變 B.可在任一總線周期結(jié)束時 D.必須在一段程序結(jié)束時 B.接口與外設(shè)之間為串行傳送 D.接口內(nèi)部只能串行傳送

二、名詞解釋題(本大題共3小題，每小題3分，共9分)

16.堆棧指針

堆棧中用來保存最后進(jìn)入的數(shù)據(jù)的位置信息（即棧頂位置）的地址寄存器稱為堆棧指針，簡稱SP。

17.硬連線控制器

硬連線控制器采用組合邏輯電路，根據(jù)不同的指令在不同的時鐘周期產(chǎn)生不同的操作控制信號，協(xié)調(diào)各個部件之間的操作，它主要用在高速或簡單計算機(jī)中。

18.并行傳輸

用并行方式傳輸二進(jìn)制信息時，對每個數(shù)據(jù)位都需要采用單獨的一條傳輸信號線，多個數(shù)據(jù)位同時進(jìn)行傳輸，一次可以完成若干數(shù)據(jù)位的傳輸。

三、簡答題(本大題共6小題，每小題5分，共30分)

19.與轉(zhuǎn)子指令相比，中斷方式的主要特點是什么？試舉兩列說明。

具有隨機(jī)性

例1、有意調(diào)用，隨機(jī)請求與處理的事件，如調(diào)用打印機(jī)；

例2、隨機(jī)發(fā)生的事件，如處理故障或按鍵。

20.什么是DMA方式？在DMA的預(yù)處理階段，由CPU執(zhí)行輸入輸出指令來完成哪些操作？ DMA方式是指直接依靠硬件實現(xiàn)主存與I/O間的數(shù)據(jù)傳送，傳送期間不需CPU程序干預(yù)， 測試外圍設(shè)備狀態(tài)，向DMA接口的外設(shè)地址寄存器中送入外設(shè)號并啟動外設(shè)，同時向內(nèi)存地址寄存器中送入騎士地址，向長度計數(shù)器中送入交換的數(shù)據(jù)個數(shù)。

21.高速緩存Cache用來存放什么內(nèi)容？設(shè)置它的主要目的是什么？

Cache中存放當(dāng)前活躍的程序和數(shù)據(jù)，作為主存活躍區(qū)的副本，設(shè)置它的主要目的是解決CPU與主存之間的速度匹配。

22.試解釋采用存儲器間接尋址方式讀取操作數(shù)的過程。

在存儲器間接尋址方式下，指令的地址碼是一個存儲器地址，根據(jù)這個地址從存儲器中讀取的時操作數(shù)的地址，再根據(jù)這個操作數(shù)據(jù)的地址從存儲器中讀出操作數(shù)。

23.簡述I/O指令對外設(shè)的統(tǒng)一編址和單獨編址的兩種編址方式。

在統(tǒng)一編址方式中，外圍設(shè)備中的控制寄存器、數(shù)據(jù)寄存器和狀態(tài)寄存器被視為與內(nèi)存單元一樣，將它們和內(nèi)存單元聯(lián)合在一起編排地址，在單獨編址方式中，為外圍設(shè)備的每個寄存器分配端口地址，它們與內(nèi)存地址相互獨立，互不干擾。

24.試說明一條訪存指令的執(zhí)行過程。

訪存指令的執(zhí)行包括以下5個階段；

1、取指令

2、指令譯碼

3計算機(jī)地址

4、訪問存儲器

5、寫回

四、簡單應(yīng)用題(本大題共2小題，每小題9分，共18分)

25.用Booth算法計算2×（-4）的4位補碼乘法運算，要求寫出其運算過程。

26.設(shè)計算機(jī)的CPU數(shù)據(jù)通路及其與存儲器的連接結(jié)構(gòu)如題26圖所示，其中，R0～R3為通用寄存器，IR為指令寄存器，PC為程序計數(shù)器，SP為堆棧指針，C和D為暫存器，MAR為存儲器地址寄存器，MDR為存儲器數(shù)據(jù)緩沖寄存器，AB為地址總線，DB為數(shù)據(jù)總線，CB為控制總線。試寫出指令LOAD R1，(R2)的執(zhí)行流程。指令功能為數(shù)據(jù)傳送操作，其中，R1為采用寄存器尋址的目的操作數(shù)，(R2)為采用寄存器間接尋址的源操作數(shù)。

五、存儲器設(shè)計題(本大題共1小題，13分)

27.用2K×l6位／片的存儲芯片構(gòu)成16K×l6位的存儲器，地址線為A15(高)～A0(低)。 問：(1)需要幾片這種存儲芯片?

(2)存儲器共需要幾位地址線?是哪幾位地址線?

(3)加至各芯片的地址線是哪幾位?

(4)用于產(chǎn)生片選信號的地址線是哪幾位(譯碼法）?